Laporan Akhir 1

Menuju Akhir

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

 

1. Jurnal (BACK)

2. Alat dan Bahan (BACK)

1. Module D'Lorenzo 

-Panel DL 2203C

-Panel DL 2203D

2. Jumper

connector (penghubung) sirkuit elektrik yand digunakan untuk menghubungkan atau memutus hubungan pada suatu sirkuit

3. Rangkaian Simulasi (BACK)

4. Prinsip Kerja Rangkaian (BACK)

Pada Rangkaian disusun dari 6 SW-SPDT, 4 IC D flip-flop, IC 74LS48, 7-SEG-COM-CAT,Gerbang AND,clock,resistor 220 ohm,sebuah ground dan power. Rangkaian disusun dari D Flip-flop yang disusun seri dan output dilihat dengan menggunakan 7-SEG-COM-CAT. Pada percobaan ini menggunakan Shift Register tipe Serial in serial out, dimana terdapat satu jalur masuk dan satu jalur keluaran, data yang diinputkan akan dikeluarkan secara bertahap, sebuah data yang akan dinputkan akan melewati setiap flip-flop yang ada, data ini akan masuk disaat terjadi perubahan clock,setiap clock akan membuat data berpindah dari flip-flop satu ke flip-flop berikutnya, dan data akan dikeluarkan utuh, jika data yang diinputkan sebanyak 3 bit maka data yang akan dikeluarkan juga 3 bit, akan terjadi pergeseran pada data keluaran. untuk data keluaran akan ditampilkan pada 7-SEG-COM-CAT, dimana 7-SEG dihubungkan pada ground

5. Video Rangkaian (BACK)

6. Analisa (BACK)

1. Analisa Output yang dihasilkan tiap tiap kondisi

Jawab:

    Pada kondisi 1 , data output yang dikeluarkan secara bertahap, dimana melewati setiap flip-flop, terjadi pergeseran data secara satu-satu

    Pada Kondisi 2, data output yang dikeluarkan secara bertahap satu-satu atau paralel, data langsung keluar dan mengalami pergeseran

    Pada Kondisi 3, data output yang dikeluarkan secara bertahap, dengan satu keluaran, semua data yang masuk dan keluar secara bertahap melewati setiap flip-flop , bedanya pada kondisi ini data masuk secara paralel

    Pada Kondisi 4,data output langsung dikeluarkan secara keseluruhan dan untuk masukan sendiri secara paralel

2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan

Jawab:

    Untuk Kondisi 1,data output yang dikeluarkan sama dengan saat menggunakan gerbang AND(SISO)

    Untuk Kondisi 2, data output yang keluar, berbeda, karena SW-SPDT(B2) tidak terhubung,menyebabkan tidak dapatnya data disimpan ,Tapi tetap dengan tipe SIPO, dan bisa dikatakan outputnya sama

    Untuk Kondisi 3, data output yang dikeluarkan sama dengan saat menggunakan gerbang AND          ( PISO)

    Untuk Kondisi 4, outputnya sama dengan menggunakan gerbang AND (PIPO)

beda pada masing-masing kondisi diatas hanya pada penyimpanan data, dimana data yang masuk tidak dapat diberhentikan, data akan terus menerus keluar sesuai dengan data yang diinputkan

7. Link Download (BACK)

    Link download vidio percobaan

    Link dowload HTML

Menuju Awal