1. Jurnal (BACK)
2. Alat dan Bahan (BACK)
1. Module D'Lorenzo
.png)
-Panel DL 2203C
-Panel DL 2203D
2. IC JK flip-flop
- Dual JK Flip Flop Package IC
- VCC (Min): 4.75V
- VCC (Max): 5.25
- Bits (#): 2
- Operating Voltage (Nom): 5V
- The frequency at a normal voltage (Max): 35MHz
- Propagation delay (Max): 20ns
- IOL (Max): 8mA
- IOH (Max):-0.4mA
- Rating: Catalog
- Available in 14-pin PDIP, GDIP, PDSO packages
.png)
D flip flop IC 7474 adalah Perangkat TTL. Ini memiliki input data dan jam; input ini disebut sinkron karena mereka beroperasi selangkah dengan pulsa clock, sedangkan preset dan reset adalah input asinkron. Mereka tidak tergantung pada pulsa clock.
- Channels (#): 8
- Technology Family: LS
- VCC (Min) (V): 4.5
- VCC (Max) (V): 5.5
- Input type: Bipolar
- Output type: 3-State
- Clock Frequency (Max) (MHz): 100
- IOL (Max) (mA): 24
- IOH (Max) (mA): -3
- ICC (Max) (uA): 86000
- Propagation speed: (tpd 5-10ns)
- Edge-Triggered D-Type Inputs
- Buffered Positive Edge-Triggered Clock
- Inputs and Outputs on the opposite side of the package allow easy interface to Microprocessors
- Useful as an Input or Output port for Microprocessors
- 3-State Outputs for Bus interfacing
- Common Output Enable
- 3-State Outputs glitch-free during power-up and power-down
- ESD Protection > 4000 Volts
4. Jumper
connector (penghubung) sirkuit elektrik yand digunakan untuk menghubungkan atau memutus hubungan pada suatu sirkuit
3. Rangkaian Simulasi (BACK)
4. Prinsip Kerja Rangkaian (BACK)
Sebuah rangkaian elektronika terdiri atas 7 relay, 1 d flipflop, 1 jk flipflop, 4 logicprobe, 1 power dan 1 ground. untuk JK flipflop b1 terhubung ke pin s, b2 terhubung ke pin j, b3 terhubung ke clk, b4 terhubung ke pin k, b0 terhbung ke pin R. untuk D flip flop, b5 terhubug ke pin D, b6 terhubung ke clk dan B1 terhbung ke pin r dan b0 terhbung ke pin r. pada percobaan berikan logic pada masing2 relay sehingga didapatkan data pada jurnal.
5. Video Rangkaian (BACK)
6. Analisa (BACK)
1. Bagaimana jika B0 dan B1 sama-sama diberi Logika 0, Apa yang terjadi pada rangkaian?
jawab:
Pada percobaan 1 dimana saat B0 dan B1 diberi logika 0, dimana untuk B6,B5,B4,B3,B2, diberi perlakuan bebas, nilai pada JK flip-flop dan D flipflop untuk output pada JK flip-flop output pada Q berlogika 1 dan Q' berlogika 1, baik di JK flip-flop dan D flip-flop juga Q berlogika 1 dan Q' berlogika 1, kondisi ini pada JK flip-flop merupakan kondisi tidak ada perubahan
2. Bagaimana jika B3 diputuskan atau tidak dihubungkan pada rangkaian apa yang terjadi pada rangkaian?
jawab:
saat B3 diputuskan atau tidak dihubungkan pada rangkaian , pada rangkaian JK flip-flop tidak memiliki kondisi togel. Dimana outpur pada Q maupun Q' tidak ada perubahan. namun untuk B1 maupun B0 yang diberi perlakuan dengan mengaktifkan set atau reset(aktif low) outputnya akan menunjukkan kondisi sesuai dengan set atau reset yang aktif. Dan kondisi ini B3 tidak berpengaruh
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, kondisi terlarang pada flip-flop
jawab:
kondisi togel merupakan kondisi disaat output pada Q dan Q' itu berubah-ubah, dimana untuk set dan reset berlogika 1 atau tidak aktif terjadi pada JK flip-flop. Kondisi not change disaat set dan resetnya aktif dalam satu waktu yang sama, bisa dikatakan tidak ada perubahan atau nilai tetap. Kondisi terlarang, ketika set dan resetnya tidak aktif, sehingga output yang dihasilkan terlarang( dapat merusak IC) terjadi pada RS flip-flop,D flip-flop
7. Link Download (BACK)
File HTML-------------------------------DOWNLOAD
File Video Rangkaian-----------------DOWNLOAD
File Datasheet D flip-flop-------------DOWNLOAD
File Datasheet JK flip-flop------------DOWNLOAD
Tidak ada komentar:
Posting Komentar